Intel、Tiger Lake CPUにさらにL3キャッシュを追加



InstLatX64 has posted a CPU dump of Intel's next-generation 10 nm CPUs codenamed Tiger Lake. With the CPUID of 806C0, this Tiger Lake chip runs at 1000 MHz base and 3400 MHz boost clocks which is lower than the current Ice Lake models, but that is to be expected given that this might be just an engineering sample, meaning that production/consumer revision will have better frequency.

おそらく、このダンプが示す最も興味深い発見の1つは、新しいL3キャッシュ構成です。これまでIntelは通常、各コアごとに2 MBのL3キャッシュを配置していましたが、Tiger Lakeでは、使用可能なキャッシュの量を増やす計画があるようです。次に、L3キャッシュを50%増やして、コアあたり3 MB、またはこの4コアチップで合計12 MBになるようにします。キャッシュ容量を改善すると、キャッシュに出入りするために移動する距離データが増えるため、レイテンシが増加する可能性がありますが、Intelのエンジニアは確実にこの問題を解決しました。さらに、Cooper Lake Xeonsにあるbfloat16浮動小数点バリエーションをサポートするavx512_bfを除き、完全なAVX512サポートが存在します。


Source: InstLatX64